本发明涉及半导体器件领域，具体地说，是涉及一种氮化镓半导体器件及其封装方法。
背景技术：
桥式电路中，通常采用氮化镓高电子迁移率晶体管(ganhighelectronmobilitytransistor,ganhemt)与二极管反并联，形成一个桥臂，二极管起到续流的作用。传统的封装方法为将这两颗芯片分别封装在两个封装件中然后在外部使用pcb板(印制电路板)实现电气连接，或者平行放置后封装在一个封装件中，使用引线实现电气连接。
上述两种封装形式都会额外引入较大的寄生效应，不利于器件快速开关，从而损耗增加，影响器件性能的发挥，并且，传统的封方法制作的封装件占用面积较大，不利于系统设计。
技术实现要素：
本发明的第一目的是提供一种能够减小寄生电感和寄生电阻，且能够缩小单颗芯片面积的氮化镓半导体器件。
本发明的第二目的是提供一种上述氮化镓半导体器件的封装方法。
本发明的第三目的是提供另一种上述氮化镓半导体器件的封装方法。
为实现上述第一目的，本发明提供一种氮化镓半导体器件，包括晶体管、二极管、密封材料、第一电气互连件和第二电气互连件。晶体管包括第一基板、栅极、源极和漏极，栅极、源极和漏极均位于第一基板的正面。二极管包括第二基板、阳极和阴极，阳极和阴极中的至少一个位于第二基板的正面，第一基板的背面与第二基板的背面粘结固定。密封材料至少部分包裹晶体管和二极管，第一电气互连件将源极与阳极电连接，第二电气互连件将漏极与阴极电连接，第一电气互连件和第二电气互连件两者中的至少一个穿过密封材料。
一个优选的方案是，二极管为横向pn结二极管或氮化镓二极管。
进一步的方案是，密封材料中开设有两个穿玻通孔，第一电气互连件位于一个穿玻通孔内，第二电气互连件位于另一个穿玻通孔内。
一个优选的方案是，第一基板与第二基板通过绝缘胶或焊膏粘结固定。
一个优选的方案是，二极管为纵向pn结二极管。
进一步的方案是，密封材料中开设有穿玻通孔，第一电气互连件位于穿玻通孔内，晶体管中开设有穿硅通孔，第二电气互连件位于穿硅通孔内。
再进一步的方案是，第一基板的背面设置有第一金属层，第一金属层与漏极通过第二电气互连件电连接。第二基板的背面设置有与第一金属层电连接的第二金属层，第二金属层与阴极电连接。
进一步的方案是，第一金属层与第二金属层通过导电胶粘结固定。
再进一步的方案是，第二金属层与漏极通过第二电气互连件电连接。
为实现上述第二目的，本发明提供一种氮化镓半导体器件的封装方法，封装方法包括：将第一基板的背面与第二基板的背面粘结固定；将第一基板的正面通过绝缘胶粘结在第一衬板上；在第一衬板与第二衬板之间填充密封材料，并将密封材料包裹在晶体管和二极管外；去除第一衬板和第二衬板，在绝缘胶上开设多个第一电极孔，在密封材料上靠近二极管一侧开设多个第二电极孔，在密封材料上开设两个穿玻通孔；在第一电极孔、第二电极孔和穿玻通孔内电镀铜，第一电极孔内的电镀铜形成栅极、源极和漏极，第二电极孔内的电镀铜形成阳极和阴极，穿玻通孔内的电镀铜形成第一电气互连件和第二电气互连件；印刷阻焊层。
为实现上述第三目的，本发明提供一种氮化镓半导体器件的封装方法，封装方法包括：在晶体管上开设穿硅通孔，并通过电镀在穿硅通孔内形成第二电气互连件；在第一基板的背面电镀铜形成与第二电气互连件电连接的第一金属层，在第二基板的背面电镀铜形成第二金属层；将第一金属层与第二金属层之间通过导电胶粘结固定；将第一基板的正面通过绝缘胶粘结在第一衬板上；在第一衬板与第二衬板之间填充密封材料，并将密封材料包裹在晶体管和二极管外；去除第一衬板和第二衬板，在绝缘胶上开设多个第一电极孔，在密封材料上靠近二极管一侧开设一个第二电极孔，在密封材料上开设一个穿玻通孔；在第一电极孔、第二电极孔和穿玻通孔内电镀铜，第一电极孔内的电镀铜形成栅极、源极和漏极，第二电极孔内的电镀铜形成阳极，在穿玻通孔内的电镀铜形成第一电气互连件；印刷阻焊层。
本发明的有益效果是，晶体管晶圆和二极管晶圆减薄切割后，采用嵌入式封装(embeddedpackage)的形式进行封装。在嵌入式封装的工艺过程中，将单颗晶体管和二极管芯片背靠背粘贴在一起，采用穿玻通孔技术(throughglassvia，tgv)或穿硅通孔技术(throughsiliconvia，tsv)将氮化镓半导体器件上下两侧的电极电气连接。该氮化镓半导体器件能够减小寄生电感和寄生电阻，充分利用芯片正反两面的面积，有利于缩小单颗芯片面积。
附图说明
图1是本发明氮化镓半导体器件第一实施例的结构示意图。
图2是本发明氮化镓半导体器件第二实施例的结构示意图。
图3是本发明氮化镓半导体器件第三实施例的结构示意图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
氮化镓半导体器件第一实施例
参见图1，本实施例的氮化镓半导体器件包括晶体管1、二极管2、密封材料3、第一电气互连件4和第二电气互连件5。晶体管1为氮化镓高电子迁移率晶体管(ganhemt)。
晶体管1包括第一基板11、栅极(未图示)、源极13和漏极14，栅极、源极13和漏极14均位于第一基板11的正面111。
二极管2为横向pn结二极管，二极管2包括第二基板21、阳极22和阴极23，阳极22和阴极23均位于第二基板21的正面211，第一基板11的背面112与第二基板21的背面212通过绝缘胶6或焊膏粘结固定。
密封材料3至少部分包裹晶体管1和二极管2，第一电气互连件4将源极13与阳极22电连接，第二电气互连件5将漏极14与阴极23电连接，第一电气互连件4和第二电气互连件5均穿过密封材料3。
密封材料3中开设有穿玻通孔31(throughglassvia，tgv)和穿玻通孔32，第一电气互连件4位于穿玻通孔31内，第二电气互连件5位于穿玻通孔32内。
氮化镓半导体器件的封装方法包括：首先，将第一基板11的背面112与第二基板21的背面212粘结固定。接着，将第一基板11的正面111通过绝缘胶7粘结在第一衬板上。接着，在第一衬板与第二衬板之间填充密封材料3，并将密封材料3包裹在晶体管1和二极管2外。接着，去除第一衬板和第二衬板，在绝缘胶7上开设多个第一电极孔71，在密封材料3上靠近二极管2一侧开设第二电极孔30，并且在密封材料3上开设穿玻通孔31和穿玻通孔32。接着，在第一电极孔71、第二电极孔30、穿玻通孔31和穿玻通孔32内电镀铜，第一电极孔71内的电镀铜形成栅极、源极13和漏极14，第二电极孔30内的电镀铜形成阳极22和阴极23，穿玻通孔31内的电镀铜形成第一电气互连件4，在穿玻通孔32内的电镀铜形成第二电气互连件5。最后，印刷阻焊层9。
氮化镓半导体器件第二实施例
作为本发明氮化镓半导体器件第二实施例的说明，以下仅对与上述氮化镓半导体器件第一实施例的不同之处予以说明。
参见图2，本实施例中二极管220为氮化镓二极管。
氮化镓半导体器件第三实施例
作为本发明氮化镓半导体器件第三实施例的说明，以下仅对与上述氮化镓半导体器件第一实施例的不同之处予以说明。
参见图3，二极管320为纵向pn结二极管，阳极322位于第二基板321的正面3211，阴极323位于第二基板321的背面3212。密封材料33中开设有穿玻通孔331(tgv)，第一电气互连件34位于穿玻通孔331内，且第一电气互连件34穿过密封材料33将源极313与阳极322电连接，晶体管310中开设有穿硅通孔(tsv)332，第二电气互连件35位于穿硅通孔332内。第一基板311的背面3112设置有第一金属层361，第一金属层361与漏极314通过第二电气互连件35电连接。第二基板321的背面3212设置有与第一金属层361电连接的第二金属层362，第二金属层362与阴极323电连接，第二金属层362与第一金属层361通过导电胶363粘结固定。
氮化镓半导体器件的封装方法包括：首先，在晶体管310上开设穿硅通孔332，并通过电镀在穿硅通孔332内形成第二电气互连件35。接着，在第一基板311的背面3112形成与第二电气互连件35电连接的第一金属层361，在第二基板321的背面3212电镀铜形成第二金属层362。接着，将第一金属层361与第二金属层362之间通过导电胶363粘结固定。接着，将第一基板311的正面3111通过绝缘胶37粘结在第一衬板上。接着，在第一衬板与第二衬板之间填充密封材料33，并将密封材料33包裹在晶体管310和二极管320外。接着，去除第一衬板和第二衬板，在绝缘胶37上开设多个第一电极孔371，在密封材料3上靠近二极管320一侧开设一个第二电极孔330，在密封材料33上开设一个穿玻通孔331。接着，在第一电极孔371、第二电极孔330和穿玻通孔331内电镀铜，第一电极孔371内的电镀铜形成栅极、源极313和漏极314，第二电极孔330内的电镀铜形成阳极322，在穿玻通孔331内的电镀铜形成第一电气互连件34。最后印刷阻焊层39。
由上可见，晶体管晶圆和二极管晶圆减薄切割后，采用嵌入式封装的形式进行封装。在嵌入式封装的工艺过程中，将单颗晶体管和二极管芯片背靠背粘贴在一起，采用穿玻通孔技术或穿硅通孔技术将氮化镓半导体器件上下两侧的电极电气连接。该氮化镓半导体器件能够减小寄生电感和寄生电阻，充分利用芯片正反两面的面积，有利于缩小单颗芯片面积。
最后需要强调的是，以上仅为本发明的优选实施例，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种变化和更改，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
